

Prueba de estrategias de correspondencia de memoria caché

Área de Arquitectura y Tecnología de Computadores – Versión 1.2.12026, 23/10/2023

Objetivos de la sesión

Los objetivos de esta sesión son dos:

- Comprender el funcionamiento de distintas estrategias de correspondencia de memoria caché.
- Comprobar las mejoras de rendimiento obtenidas al modificar parámetros de diseño de la memoria caché y cuantificar su influencia en la ejecución de un programa de ejemplo.

Para conseguir los objetivos propuestos se usará el simulador de cachés *pyMIPS64*, introducido en la práctica anterior. Este simulador permitirá practicar los conceptos básicos relativos a las memorias caché y obtener resultados expresados como tasa de aciertos. Para cuantificar el comportamiento de las distintas configuraciones, se utilizará la traza de accesos a memoria correspondiente al programa de conversión a mayúsculas, empleado en la sesión anterior y cuyo código puedes consultar en su primera sección.

Conocimientos y materiales necesarios

Para obtener el máximo aprovechamiento de esta sesión es necesario que el alumno:

- Haya completado la sesión anterior, en la cual se introduce el funcionamiento del simulador de cachés integrado en *pyMIPS64*.
- Conozca las características de los distintos tipos de correspondencias de memoria a simular, y en todo caso acudir al laboratorio con los apuntes de teoría.
- Durante la sesión de plantearán una serie de preguntas que puedes responder en el correspondiente [cuestionario](#) en el campus virtual. Puedes abrir el cuestionario en otra pestaña del navegador pinchando en el enlace mientras mantienes pulsada la tecla `[Ctrl]`.

Trabajarás en un entorno Windows, así que no es necesario que arranques tu máquina GNU/Linux.



- Recupera el fichero `3-1mem-trace.cache` que contiene la traza generada para el programa de conversión a mayúsculas de la sesión anterior. También puedes volver a generar el fichero abriendo el archivo `3-1upper-case.asm` y pulsando sobre el icono  en la barra de menú.

1. Simulación manual y mediante pyMIPS64 de políticas de correspondencia

En este apartado vamos a configurar el simulador con diferentes políticas de correspondencia y verificaremos los resultados de ocupación de las líneas de caché que anticiparemos manualmente con la ayuda de los ficheros proporcionados en esta sesión.



- Descarga los [ficheros de la sesión](#) y descomprimelos.

Abre el fichero `3-1mem-trace.cache` en *pyMIPS64*. Mediante  configura el número de líneas de caché a 8 con asociatividad de número de vías a 1. El resto de parámetros no los modificaremos por ahora, asegúrate que la arquitectura se mantiene en von Neumann, con 15 bits para la dirección de memoria, tamaño de línea de 8 bytes y política de escritura *write-back*. El tamaño de caché utilizado en esta práctica será de 64 bytes.




- ¿Qué política de correspondencia acabamos de configurar? Responde en el [cuestionario](#): pregunta 1.
- ¿En qué campos se divide la dirección de memoria y cuántos bits tiene cada uno? Responde en el [cuestionario](#): pregunta 2.



Recuerda que la estrategia de correspondencia directa es un caso particular de la estrategia asociativa por conjuntos, donde cada conjunto tiene una única vía.

Abre el fichero `3-2eje1-mp.xlsx` proporcionado en los archivos de la sesión. En la pestaña *Eje1-Conf1* observarás la dirección de memoria donde se han almacenado los datos y código del programa de conversión a mayúsculas de la sesión anterior. A partir de la dirección dividida (mediante unas líneas verticales en el fichero Excel) en los correspondientes campos en la columna D, indica los valores hexadecimales de los campos *Etiqueta*, *Línea caché*, *Desplazamiento* y *Nº Bloque MP*. Ten en cuenta que la política de correspondencia en esta configuración es correspondencia directa según hemos establecida en el simulador anteriormente.



- ¿Qué valor de etiqueta se corresponde en este caso todos los accesos a datos? Responde en el [cuestionario](#): pregunta 3.
- ¿Qué valor de etiqueta se corresponde en este caso todos los accesos a código? Responde en el [cuestionario](#): pregunta 4.
- ¿Cuántas líneas diferentes de caché son utilizadas entre todos los accesos? Responde en el [cuestionario](#): pregunta 5.

A continuación, realiza una ejecución manual de traza durante, al menos, los primeros 15 accesos a caché. Para ello, ayúdate del fichero `3-2eje1-cache.xlsx` para anotar el contenido de la caché, cuyo contenido es el mostrado en [figura 3](#).



- Si el acceso ocasiona un fallo de caché, rellena la [figura 3](#) escribiendo en el hueco correspondiente la información que pasa a estar cacheada.
- Cada vez que se produce un reemplazo debes borrar la información previa cacheada y sustituirla por el bloque que pasa a ocupar su lugar.

Memoria Caché	
Nº Línea de caché	0
	1
	2
	3
	4
	5
	6
	7

Figura 1. Memoria caché a rellenar




- En el noveno acceso a caché, se produce un acceso a datos en la dirección 400h. ¿Qué número de acceso provoca un fallo en caché y reemplaza la información cargada en la línea de caché usada en el noveno acceso? Responde en el [cuestionario](#): pregunta 6.

Comienza la ejecución en el simulador acceso a acceso y verifica que el comportamiento de la caché se corresponde con el esperado, y verifica que los valores introducidos en la pestaña *Eje1-Conf1* son correctos.



- Realiza la simulación completa ¿Cuál es la tasa de aciertos obtenida en esta configuración de correspondencia directa? Responde en el [cuestionario](#): pregunta 7.

Vamos a configurar el simulador con otra política de correspondencia. Mediante  modifica la asociatividad (número de vías) a 2.




- ¿Qué política de correspondencia acabamos de configurar? Responde en el [cuestionario](#): pregunta 8.
- ¿En qué campos se divide la dirección de memoria y cuántos bits tiene cada uno? Responde en el [cuestionario](#): pregunta 9.

Debido a que contamos con un total de 8 líneas de caché y hemos establecido una asociatividad de 2 vías, es decir, 2 líneas por conjunto, hemos configurado una caché mediante la política de correspondencia asociativa por conjuntos. ¿Cuántos conjuntos disponemos en esta configuración? Responde en el [cuestionario](#): pregunta 10.

Completa la pestaña *Eje1-Conf2* del fichero `3-2eje1-mp.xlsx` con los valores correspondientes.



Recuerda que en la estrategia de correspondencia asociativa por conjuntos, el segundo campo en el que se divide la dirección nos indica el conjunto y no la línea de caché.



- ¿Qué valor de etiqueta se corresponde en este caso todos los accesos a datos? Responde en el [cuestionario](#): pregunta 11.
- ¿Qué valor de etiqueta se corresponde en este caso todos los accesos a código? Responde en el [cuestionario](#): pregunta 12.
- Realiza la simulación completa de la traza en el simulador ¿Cuántas líneas diferentes de caché son utilizadas entre todos los accesos? Responde en el [cuestionario](#): pregunta 13.

En vista de los nuevos resultados obtenidos, habrás podido comprobar que ahora son usadas más líneas de caché con respecto a correspondencia directa. Esto se debe a que en la configuración anterior, cada bloque de memoria siempre debía ser asignado a la misma línea de caché, y ahora se dispone de mayor libertad. ¿Qué porcentaje de tasa de aciertos se obtiene con esta configuración? Responde en el [cuestionario](#): pregunta 14.

- Vuelve a modificar la configuración del simulador y establece la asociatividad (número de vías) al valor 8. En este punto, la configuración actual dispone de un total de 8 líneas de caché con una asociatividad de 8 vías por conjunto. Efectivamente, ahora sólo tenemos un único conjunto de 8 vías, obteniendo la correspondencia totalmente asociativa.



- ¿En qué campos se descompone ahora la dirección de memoria? Responde en el [cuestionario](#): pregunta 15.
- Completa la pestaña *Eje1-Conf3* del fichero `3-2eje1-mp.xlsx`. ¿Cuál es el valor de la etiqueta en el acceso a memoria a la dirección 40Eh? Anota su valor en la celda F16. Responde en el [cuestionario](#): pregunta 16.



Sitúa el cursor del ratón en la columna *Address* del panel *Memory trace* del simulador de cachés. Verás que aparece la dirección dividida en los campos con sus valores correspondientes. Utiliza esta información para verificar que has completado el fichero `3-2eje1-mp.xlsx` correctamente en las tres configuraciones de caché.

2. Prueba de diferentes configuraciones de memoria

Hasta ahora, hemos aprendido a configurar una memoria caché con diferentes políticas de correspondencia, pero utilizando siempre 8 bytes como tamaño de línea de caché.

A continuación, vamos a modificar la cantidad de bytes por bloque de cada línea de caché. No obstante, para obtener una comparativa justa en la que el tamaño de caché sea siempre de 64 bytes, será necesario reducir la cantidad de líneas disponibles de manera proporcional al aumento de tamaño de bloque, y viceversa.

Rellena la información correspondiente de la [tabla 1](#), empleando el fichero `3-2eje2-Correspondencias.xlsx`

Tabla 1. Resultados de las pruebas de configuración de correspondencias

Correspondencia	Tamaño Caché (bytes)	Bytes por bloque	Nº Líneas Caché	Nº Conj.	Nº Vías	Nº Aciertos	Nº Fallos	% Aciertos	% Fallos
Directa	64	4	16	—	—				
Directa	64	8	8	—	—				
Directa	64	16	4	—	—				
Directa	64	32	2	—	—				
T. Asociativa	64	4	16	—	—				
T. Asociativa	64	8	8	—	—				
T. Asociativa	64	16	4	—	—				
T. Asociativa	64	32	2	—	—				
Asociativa	64	4	16	4	4				
Asociativa	64	4	16	2	8				
Asociativa	64	8	8	4	2				
Asociativa	64	16	4	2	2				

Tras obtener los resultados para las diferentes configuraciones, analiza lo que sucede entre ellas. ¿Qué afecta más en la tasa de acierto, modificar el tamaño de bloque o establecer otra política de correspondencia? ¿Dónde aprecias mejores resultados? Responde en el [cuestionario](#): pregunta 17.

3. Ejercicios



- Abre el fichero `3-2encrypt.asm` disponible en los ficheros de la sesión. Este programa codifica la cadena "a_simple_string" en "b_tjngmf_tusjoh" (sumando 1 a cada caracter; como podrás comprobar en los datos en memoria si ejecutas hasta el ciclo 273) y después decodifica la cadena, volviendo a obtener "a_simple_string". Guarda la traza asociada a la ejecución completa del programa y ábrela con el simulador.
 - Configura la caché del simulador en caché unificada con tamaño de 8 bytes por línea y 8 líneas en total. Obtén la tasa de aciertos de la ejecución completa para asociatividad 1 (directa), 4 (por conjuntos de 4 vías) y 8 (totalmente asociativa). Responde en el [cuestionario](#): pregunta 18.
- Tras analizar el impacto en la elección de una política de correspondencia y diferentes tamaños de bloque, se propone estudiar el impacto del uso de dos cachés, una para datos y otra para código. ¿Crees que la tasa de aciertos es superior o inferior respecto a caché unificada?
- Abre de nuevo el fichero `3-1mem-trace.cache` y en  establece la arquitectura de memoria Harvard. Configura los tamaños de bloque y cantidad de líneas de caché para que la caché unificada de 64 bytes usada a lo largo de la práctica quede dividida en caché de datos y de código de 32 bytes cada una. Prueba diferentes niveles de asociatividad y compara las tasas de acierto respecto a caché unificada.
- ¿Por qué motivo las CPU actuales suelen tener un primer nivel de caché (L1) dividido en caché de datos y caché de código? Piénsalo desde el punto de vista del paralelismo.